ad+t
Produkte > JTAG/Boundary Scan > Applikationen

ESA basierende Applikationen
Das richtige Werkzeug für jede Applikation

 

Zielapplikation: Strukturtest

Schwerpunktmäßiger Applikationsinhalt eines Strukturtests ist der Test der korrekten Verbindungen zwischen den Schaltungselementen wie zum Beispiel von BGA-Anschlüssen, Steckverbindern, etc. In der folgenden Übersicht finden Sie weitere Beispiele für Testapplikationen zum Strukturtest. 

Infrastrukturtest

  • JTAG-Scanpfad-Verbindungen
  • TAP-Funktion
  • IEEE-1149.x-Register
  • BSDL-Verifikationen
  • realisierbar mit Boundary Scan

Verbindungstest

n
  • Verbindungen (1149.1)
  • AC-Verbindungen (1149.6)
  • LVDS-Verbindungen (1149.1/1149.6)
  • In-Line Buffer/Widerstände
  • (Terminierungen)
  • realisierbar mit Boundary Scan

I/O-Verbindungstest

  • Verbindungen (1149.1)
  • AC-Verbindungen (1149.6)
  • LVDS-Verbindungen (1149.1/1149.6)
  • Steckverbinder, Kabel, Backplanes
  • realisierbar mit Boundary Scan

Boundary-Scan/Flying-Probe-Test

  • Boundary-Scan-Pins (1149.1)
  • Verbindungen (1149.1)
  • Cluster-Strukturen (Login/Logout)
  • Steckverbinder
  • realisierbar mit Boundary Scan

RAM-Zugriff

  • sRAM-Verbindungen
  • dRAM-Verbindungen
  • DDR(X) SDRAM-Verbindungen
  • (Empfehlung: At-speed-Test per VarioTAP oder ChipVORX)
  • In-Line Buffer/Bus Switcher
  • realisierbar mit Boundary Scan

Logik-Cluster-Test

  • Verbindungen zur Logik
  • Logische Funktion (AND, OR…)
  • Verbindungen zwischen Logik IC
  • In-Line Buffer
  • realisierbar mit Boundary Scan

Bauelement I/O-Test

  • Verbindungen zur Baugruppe
  • Aktoren, Sensoren
  • Schalter, LED, Displays
  • Aktive Bauelemente
  • realisierbar mit Boundary Scan

Analog-I/O-Test

  • Verbindungen zum Businterface
  • Analog-Verbindungen
  • ADC, DAC, Mixed Signal
  • Steckverbinder, Kabel, Backplanes
  • realisierbar mit Boundary Scan

Stromloser Open/Short-Test

  • Digitale/analoge Verbindungen
  • AC-Verbindungen
  • Steckverbinder
  • In-Line Widerstände
  • realisierbar mit Boundary Scan

Eingebauter Selbsttest (Built-in-self-test)

  • On-chip Memory
  • On-chip Logik
  • On-chip PLL
  • On-board Strukturen per FPGA IP
  • IEEEP1687 BIST/BIT Instruments (BIT: Built-In Test/BIST: Built-In Self Test)
  • realisierbar mit Chip-embedded Instruments

FPGA-assisted RAM-Access-Test

  • SRAM-Verbindungen
  • DRAM-Verbindungen
  • DDR(X) SDRAM-Verbindungen
  • In-Line Buffer
  • realisierbar mit Chip-embedded Instruments

FPGA-assisted Bitfehlerratentest

  • High-Speed LVDS-Verbindungen
  • GBit-Verbindungen
  • AC-Verbindungen
  • Steckverbinder (Loop back)
  • Terminierungen
  • realisierbar mit Chip-embedded Instruments

Universelle Frequenzmessung

  • Takt-Leitungen
  • Takt-Generatoren
  • Wechselstromverbindungen
  • Terminierungen
  • Frequenzen / Impulse
  • realisierbar mit Chip-embedded Instruments